Semiconductor m mory	
Patent Number:	□ <u>US5875128</u>
Publication date:	1999-02-23
Inventor(s):	ISHIZUKA NOBUHIKO (JP)
Applicant(s):	NIPPON ELECTRIC CO (JP)
Requested Patent:	□ <u>JP10011991</u>
Application Number:	US19970885742 19970630
Priority Number(s):	JP19960169392 19960628
IPC Classification:	G11C16/04
EC Classification:	G11C16/04V
Equivalents:	JP2882370B2
Abstract	
In a semiconductor memory including NOR type cells in which memory cell transistors are located between adjacent bit lines and virtual ground lines, the connection pattern of bit line selecting transistors included, in each of adjacent bit line selection circuits SEL1 and SEL2, to bit line selecting lines, is inverted to that in an adjacent bit line selection circuit. When a memory cell transistor M05 is selected, D6 becomes the bit line and D5 becomes the virtual GND line. At this time, however, since D3 is brought to the precharge level, a current flows through the non-selected transistors M03 and M04 to the virtual GND line D5. But, since this current flows through the two non-selected transistors M03 and M04 to the virtual GND line D5, this current is smaller than the prior art semiconductor memory in which the current flows through only one non-selected transistor.	
Data supplied from the esp@cenet database - I2	

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-11991

(43)公開日 平成10年(1998)1月16日

(51) Int.Cl.*

識別記号 庁内整理番号

FΙ

技術表示箇所

G11C 17/18

G11C 17/00

306A

審査請求 有 請求項の数2 OL (全 6 頁)

(21)出願番号

特願平8-169392

(71)出願人 000004237

日本電気株式会社

東京都港区芝五丁目7番1号

(22)出顧日 平成8年(1996)6月28日

(72)発明者 石塚 伸彦

東京都港区芝5丁目7番1号 日本電気株

式会社内


(74)代理人 弁理士 松浦 兼行

(54) 【発明の名称】 半導体記憶装置

(57)【要約】

【課題】 2つのセルトランジスタに共通な仮想GND線に、センスアンブから流れてくる電流と、プリチャージ回路から流れてくる電流が合流し、オフセルを読み込んでいるように見えてしまう。

【解決手段】 隣り合うビット線選択回路SEL1及びSEL2のビット線選択トランジスタの配置が、ビット線選択線に対して逆配置にされている。メモリセルトランジスタM05を選択する場合、ビット線はD6、仮想GND線はD5となる。しかし、この時D3がブリチャージレベルとなっているため、非選択メモリセルトランジスタM03、M04を通って仮想GND線D5へ回り込むでいるため、一つの非選択メモリセルトランジスタM03、M04を通って仮想GND線D5へ回り込んでいるため、一つの非選択メモリセルトランジスタを通って回り込む従来の半導体記憶回路に比べて少ない。



【特許請求の範囲】

【請求項 】】 アレイ状に配列された複数のメモリセル トランジスタと、

前記複数のメモリセルトランジスタのうち、列方向の複 数のメモリセルトランジスタのドレイン、ソースに接続 された複数のビット線及び仮想グランド線と、

前記ビット線及び仮想グランド線に直交し、行方向の複 数のメモリセルトランジスタのゲートに接続された複数 のワード線と、

前記複数のワード線にそれぞれ平行な各複数本のピット 10 SO、BSI、仮想GND線選択線BS2及びBS3を 線選択線及び仮想グランド線選択線と、

複数列の複数のメモリセルトランジスタを単位として設 けられ、前記ビット線選択線の電位に応じて、該複数列 の複数のメモリセルトランジスタに接続された前記ビッ ト線及び仮想グランド線を列単位でピット線に選択す る。それぞれ複数のビット線選択トランジスタからなる 複数のビット線選択回路と、

前記仮想グランド線選択線の電位に応じて、前記複数の メモリセルトランジスタに接続された前記ビット線及び 想グランド線選択回路とを有し、前記ピット線選択回路 を構成する複数のビット線選択トランジスタの前記ビッ ト線選択線に対する接続配置を、隣り合う該ビット線選 択回路において逆配置としたことを特徴とする半導体記 憶装置。

【請求項2】 前記隣り合うビット線選択回路の一方に 接続された第1のビット線にセンスアンプと第1のプリ チャージ回路の一方を切替接続し、他方のビット線選択 回路に接続された第2のビット線に前記センスアンプと 第1のブリチャージ回路の他方を切替接続する第1の選 30 ている。 択回路と、前記仮想グランド線選択回路により選択され た仮想グランド線を仮想グランドに接続し、非選択の仮 想グランド線を第2のプリチャージ回路に接続する第2 の選択回路を有することを特徴とする請求項1記載の半 導体記憶装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体記憶装置に係 り、特に隣接するビット線と仮想グランド線の間にメモ する半導体記憶装置に関する。

[0002]

【従来の技術】大容量で、かつ、髙速マスクリード・オ ンリ・メモリ (ROM) のメモリセルとして用いられ る、隣接するビット線と仮想グランド (GND) 線の間 にメモリセルトランジスタが配置され、ビット線と仮想 GND線に直交するようにワード線を配置したNOR型 セルが、従来より知られている。

【0003】図2は上記のNOR型セルを用いた従来の 半導体記憶装置の一例の構成図を示す。同図において、

との従来の半導体記憶装置は、メモリセルトランジスタ MO1~Mn8からなるNOR型セルアレイと、選択回

路1、プリチャージ回路2、センスアンプ3、選択回路 4. プリチャージ回路5、仮想GND線などから大略構

成されている。

【0004】また、この半導体記憶装置は、ビット線及 び仮想GND線D1~D9、ワード線WD0~WDn、 ピット線選択トランジスタSll~Sl6、仮想GND 線選択トランジスタS20~S26、ビット線選択線B 有している。

【0005】NOR型セルの場合、ビット線選択トラン ジスタS 11~S16から仮想GND線選択トランジス タS20~S26までの一まとまりを1パンクという が、セルを選択するときは1バンク中のワード線1本が VCCレベルとなる。選択されてVCCレベルとされた ワード線WDk(ただし、kは0~nのいずれか)は、 複数 (ここでは8個) のメモリセルトランジスタMk1 ~Mk8のゲートに接続されているため、選択セルトラ 仮想グランド線を列単位で仮想グランド線に選択する仮 20 ンジスタがオフセルで、隣の非選択セルトランジスタが オンセルであった場合に、センスアンプ3から選択回路 1を通して供給される電流が非選択セルトランジスタに 流れてしまい、あたかもオンセルを読み出しているよう に見えてしまう。

> 【0006】この誤動作を防止するため、選択回路1、 4により非選択ビット線と非選択仮想GND線をプリチ ャージ回路2.5に接続して、選択ビット線と同じレベ ルにして、センスアンプ3から非選択セルトランジスタ に電流が流れていかないようにする方式が一般にとられ

> 【0007】ここで、選択メモリセルトランジスタとこ の選択メモリセルトランジスタの隣の非選択メモリセル トランジスタが共にオンセルであった場合を想定して、 図2の動作を説明する。

【0008】図2のメモリセルトランジスタM05を読 み出す場合、ワード線WDO、ビット線選択線BSOと 仮想GND線選択線BS3がVCCレベルに引き上げら れる。また、ビット線選択線BS1と仮想GND線選択 線BS2はそれぞれGNDレベルにされる。この時、選 リセルトランジスタが配置されているNOR型セルを有 40 択回路1により、ビット線Y1がブリチャージ回路2に 接続され、ビット線Y2がセンスアンプ3に接続され る。また、選択回路4により、仮想GND線VG1及び VG3はプリチャージ回路5に接続され、仮想GND線 VG2は仮想GNDに接続される。

> 【0009】従って、ビット線はオンとされたビット線 選択トランジスタS14を介してビット線Y2に接続さ れたD6が選択され、仮想GND線は、オンとされた仮 想GND線選択トランジスタS23を介して仮想GND 線VG2に接続されたD5が選択される。これにより、 50 ビット線D6と仮想GND線D6がドレイン、ソースに

接続されたメモリセルトランジスタM05が選択されている状態にできる。

【0010】また、従来、ビット線及び仮想GND線へのワード線方向からの電流の流れ込みを防止することを目的とする半導体記憶装置も知られている(特開平6 - ランジス68683号公報)。この従来の半導体記憶装置は、図 M04を3の構成図に示すように、ビット線11~14、仮想G 流れ込みの構成図に示すように、ビット線11~14、仮想G 流れ込みに接続され、また、ビット線2本毎に複数のブロックに 共通のメタルビット線31、32、33が設けられ、各 10 しまう。メタルビット線にはYゲート25とメモリセルアレイの間にトランジスタ41、42、43を有するブリチャー ジ回路が接続されている。 セルトラ

【0011】また、隣接する2本の仮想GND線に1本の割合でメタル仮想GND線51、52が設けられ、それぞれはプリチャージ選択回路26、27に接続されている。また、20、21はビット線選択線、22及び23は仮想GND線選択線、24はワード線である。

【0012】この従来の半導体記憶装置では、メモリセルトランジスタ101を読み出す場合、ワード線24、仮想GND線選択線22及びピット線選択線20がそれぞれVCCレベルに引き上げられる。また、仮想GND線選択線23とビット線選択線21はそれぞれGNDレベルにされる。この時、メタル仮想GND線51のみがGNDレベルに下げられ、他のすべての仮想GND線がプリチャージレベルにされる。

【0013】 これにより、仮想GND線16及び17がGNDレベルになり、他の仮想GND線15、18及び19がそれぞれプリチャージレベルとなる。また、Yゲート25によりビット線32が選択される。ビット線選切線20がVCCレベル、ビット線選択線21がGNDレベルになっていることから、トランジスタ103がオフ、トランジスタ104がオンであり、よってビット線13がトランジスタ104を介してメタルビット線32に接続されて選択された状態となっている。これにより、メモリセルトランジスタ101が選択状態とされる。

[0014]

【発明が解決しようとする課題】しかるに、図2に示した従来の半導体記憶装置では、選択されたワード線WD 40kにつながっている選択セルトランジスタMkl~Mk8と、隣の非選択セルトランジスタとが共にオンセルであった場合、2つのセルトランジスタに共通な仮想GND線に、センスアンブ3から流れてくる電流が合流してしまい、センスアンブ3から流れてくる電流が合流してしまい、センスアンブ3から流れる電流が減少してオフセルを読み込んでいるように見える可能性があるという問題があると

【0015】例えば、前記メモリセルトランジスタM0 構成する複数のビット線選択トランジスタのビット線選 5を選択した場合について説明すると、ビット線はD6 50 択線に対する接続配置を、隣り合うビット線選択回路に

が、仮想GND線はD5が選択されるが、この時同時に、オンとされているビット線選択トランジスタS13及びビット線Y1を介してブリチャージ回路2からビット線D4がプリチャージされるため、選択メモリセルトランジスタM05の隣の非選択メモリセルトランジスタM04を通って、選択された仮想GND線D5に電流が流れ込んでしまう。このため、選択メモリセルトランジスタM05にセンスアンプ3から流れ込む電流が減少し、メモリセルトランジスタM05がオフセルに見えて

【0016】また、図3に示した従来の半導体記憶装置では、選択メモリセルトランジスタの隣の非選択メモリセルトランジスタの医想GND線がブリチャージされているため、非選択メモリセルトランジスタがオンセルの時、選択されたビット線に直接電流が回り込んでしまう。

【0017】例えば、前記メモリセルトランジスタ101を選択した場合について説明すると、その隣にある非選択メモリセルトランジスタ102は、オンセルの時仮20想GND線18がプリチャージレベルになっていることから、ビット線13へ電流が直接回り込んでしまい、その結果、メタルビット線32から流れ込む電流が減少してしまい、メモリセルトランジスタ101がオンセルであってもオフセルに見える可能性があるという問題がある。

【0018】本発明は以上の点に鑑みなされたもので、 プリチャージされた非選択ビット線から選択メモリセル トランジスタに回り込む電流を低減し得る半導体記憶装 置を提供することを目的とする。

[0019]

【課題を解決するための手段】上記の目的を達成するた め、本発明は、アレイ状に配列された複数のメモリセル トランジスタと、複数のメモリセルトランジスタのう ち、列方向の複数のメモリセルトランジスタのドレイ ン、ソースに接続された複数のビット線及び仮想グラン ド線と、ピット線及び仮想グランド線に直交し、行方向 の複数のメモリセルトランジスタのゲートに接続された 複数のワード線と、複数のワード線にそれぞれ平行な各 複数本のビット線選択線及び仮想グランド線選択線と、 複数列の複数のメモリセルトランジスタを単位として設 けられ、ビット線選択線の電位に応じて、複数列の複数 のメモリセルトランジスタに接続されたビット線及び仮 想グランド線を列単位でビット線に選択する。それぞれ 複数のビット線選択トランシスタからなる複数のビット 線選択回路と、仮想グランド線選択線の電位に応じて、 複数のメモリセルトランジスタに接続されたビット線及 び仮想グランド線を列単位で仮想グランド線に選択する 仮想グランド線選択回路とを有し、ビット線選択回路を 構成する複数のビット線選択トランジスタのビット線選 おいて逆配置としたことを特徴とする。

【0020】との発明では、ビット線選択回路を構成す る複数のビット線選択トランジスタのビット線選択線に 対する接続配置を、隣り合うビット線選択回路において 逆配置としたため、選択されたメモリセルトランジスタ に接続された選択仮想グランド線には、選択メモリセル トランジスタと同じワード線に接続されている複数の非 選択メモリセルトランジスタを通ってプリチャージ電流 が流れる。

[0021]

【発明の実施の形態】次に、本発明の実施の形態につい て図面と共に説明する。

【0022】図1は本発明になる半導体記憶装置の一実 施の形態の構成図を示す。同図中、図2と同一構成部分 には同一符号を付してある。図1において、この半導体 記憶装置は、メモリセルトランジスタMO1~Mn8か らなるNOR型セルアレイと、選択回路1、プリチャー ジ回路2、センスアンプ3、選択回路4、プリチャージ 回路5、仮想GND線などから大略構成されている。ま た、ビット線及び仮想GND線D1~D9、ワード線W 20 てビット線選択トランジスタS17、S19及びS15 · DO~WDn、ビット線選択トランジスタS14~S1 6、仮想GND線選択トランジスタS20~S26、ビ ット線選択線BS0、BS1、仮想GND線選択線BS 2及びBS3が、図2に示した従来の半導体記憶装置と 同様に設けられている。

【0023】更に、3つのビット線選択トランジスタか らなるビット線選択回路SEL1及びSEL2は、4列 のメモリセルトランジスタを単位として設けられ、ビッ ト線選択線BS0及びBS1の電位に応じて、4列のメ モリセルトランジスタに接続されたビット線及び仮想グ 30 ランド線を列単位でビット線に選択する点も図2に示し た従来の半導体記憶装置と同様である。

【0024】しかし、この実施の形態では、隣り合うビ ット線選択回路SEL1及びSEL2のビット線選択ト ランジスタの配置をビット線選択線に対して逆配置にし た点に特徴がある。すなわち、ビット線選択回路SEL 1を構成するビット線選択トランジスタS17、S18 及びS19のうち、S17及びS19の各ゲートはビッ ト線選択線BS1に共通接続され、それらの各ソースは ドレインはビット線及び仮想GND線D2. D4に接続 されている。また、ビット線選択トランジスタS18は ゲートがビット線選択線BS0に接続され、ソースがビ ット線Y1を介して選択回路1に接続され、ドレインが ビット線及び仮想GND線D3に接続されている。

【0025】一方、ビット線選択回路SEL2を構成す るビット線選択トランジスタS14、S15及びS16 のうち、S14及びS16の各ゲートはビット線選択線 BS0に共通接続され、それらの各ソースはビット線Y

ビット線及び仮想GND線D6、D8に接続されてい る。また、ビット線選択トランジスタS15はゲートが ビット線選択線BS1に接続され、ソースがビット線Y

2を介して選択回路1に接続され、ドレインがビット線 及び仮想GND線D7に接続されている。

【0026】次に、メモリセルトランジスタM05を選 択する場合の動作について説明する。メモリセルトラン ジスタM05を含むM01~M08のゲートに接続され ているワード線WD0と、メモリセルトランジスタM0 10 5を含むM05のドレイン(又はソース)にドレインが 接続されたビット線選択トランジスタS14のゲートに 接続されているビット線選択線BSOと、メモリセルト ランジスタM05のソース(又はドレイン)にドレイン が接続された仮想GND線選択トランジスタS23のゲ ートに接続されている仮想GND線選択線BS3とがそ れぞれVCCレベルとされ、上記のトランジスタS14 . 及びS23がそれぞれオンとされる。

【0027】また、同時にビット線選択線BS1及び仮 想GND線選択線BS2がそれぞれGNDレベルとされ と、仮想GND線選択トランジタS21、S22、S2 4及びS25がそれぞれオフとされる。また、選択回路 1によりビット線Y2はセンスアンプ3に接続され、ビ ット線Y1はプリチャージ回路2に接続される。更に、 選択回路4により仮想GND線VG2は仮想GNDに接 続され、仮想GND線VG1及びVG3はそれぞれブリ チャージ回路5に接続される。

【0028】従って、オンとされたトランジスタS14 はビット線Y2とD6の間に接続され、オンとされたト ランジスタS23は仮想GND線VG2とD5の間に接 続されているから、ビット線はD6、仮想GND線はD 5となり、メモリセルトランジスタM05が選択されて いる状態となる。

【0029】しかし、この時同時にオンとされているビ ット線選択トランジスタS18及びビット線Y1を介し てD3がプリチャージレベルとなっているため、非選択 メモリセルトランジスタMO3、MO4を通って仮想G ND線D5へと電流が回り込む。ところが、この電流は 2つの非選択メモリセルトランジスタM03、M04を ビット線Y1を介して選択回路1に接続され、それらの 40 通って仮想GND線D5へ回り込んでいるため、一つの 非選択メモリセルトランジスタを通って回り込む従来の 半導体記憶回路に比べて少ない。

【0030】ここで、センスアンプ3から流れてくる電 流とプリチャージ回路2から流れてくる電流が同じ値で あると仮定した場合、図2の半導体記憶回路においてセ ンスアンプ3から仮想GND線D5に流れる電流値は、 メモリセルトランジスタMO5とMO6が共にオンセル であれば、単純にセンスアンプ3から流れてくる電流の 値の1/2になる。これに対し、この実施の形態では、 2を介して選択回路1に接続され、それらのドレインは 50 プリチャージ電流が2つの非選択メモリセルトランジス

タMO3、MO4を通って仮想GND線D5に回り込ん でいるので、仮想GND線D5に流れる電流値は、従来 よりも小さな値となる。

[0031]

【発明の効果】以上説明したように、本発明によれば、 ビット線選択回路を構成する複数のビット線選択トラン シスタのビット線選択線に対する接続配置を、隣り合う ヒット線選択回路において逆配置とし、選択されたメモ リセルトランジスタに接続された選択仮想グランド線に は、選択メモリセルトランジスタと同じワード線に接続 10 M01~Mn8 メモリセルトランジスタ されている複数の非選択メモリセルトランジスタを通っ てプリチャージ電流が流れるようにしたため、従来に比 べてプリチャージ電流が流れる非選択メモリセルトラン ジスタ数が多く、選択仮想グランド線に回り込むプリチ ャージ電流値を小さくでき、よって、従来に比し選択メ モリセルトランジスタを流れる電流量の減少を軽減でき

【0032】また、本発明では、ビット線選択回路を構 成する複数のビット線選択トランジスタのビット線選択 線に対する接続配置を、隣り合うビット線選択回路にお 20 SEL1、SEL2 ビット線選択回路 いて逆配置としただけであるので、従来と同じ数のトラ米

*ンジスタにより構成できる。

【図面の簡単な説明】

【図1】本発明の一実施の形態の構成図である。

【図2】従来の一例の構成図である。

【図3】従来の他の例の構成図である。

【符号の説明】

- 1.4 選択回路
- 2、5 プリチャージ回路
- 3 センスアンプ
- - S14~S19 ビット線選択トランジスタ

S20~S26 仮想グランド (GND) 線選択トラン ジスタ

D1~D9 ビット線及び仮想グランド (GND) 線

WDO~WDn ワード線

BSO、BS1 ビット線選択線


BS2、BS3 仮想グランド線選択線

Y1、Y2 ビット線

VG1、VG2、VG3 仮想グランド線


【図1】

本発明の一実施の形態の構成図



【図2】

従来の一例の程成図



【図3】

従来の他の例の構成図

